AMD acquiert Taalas : l'inférence IA… — Hardware 09/08/2026

AMD acquiert Taalas : l'inférence IA durcie directement dans le silicium

Date : 08/08/2026
Catégorie : IA locale / datacenter
Résumé technique : AMD finalise l'acquisition de Taalas, startup torontoise fondée par un ancien d'AMD. Taalas utilise une méthodologie de conception "model-in-silicon" qui durcit le graph mathématique, le routing et les poids des modèles d'IA directement dans la logique CMOS, contournant partiellement le besoin en HBM. Un échantillon dédié à Llama 3.1-8B a atteint >16 000 tokens/sec par utilisateur. L'approche sacrifie la flexibilité (chip verrouillé à un modèle) pour des gains drastiques en latence et en consommation.
Pourquoi c’est intéressant / atypique : Contre la tendance dominante du compute programmable + mémoire à haute bande passante. C'est une architecture fixed-function ASIC poussée à l'extrême, où le modèle devient l'ordinateur lui-même. Réduit radicalement le "memory wall" en éliminant les allers-retours poids-calculateur.
Impact potentiel : Datacenter IA, optimisation du coût par token, intégration future dans l'écosystème Instinct/EPYC d'AMD pour les déploiements hyper-scale dédiés.
Angle possible pour une vidéo YouTube : "Fini le HBM ? Comment AMD durcit l'IA directement dans le silicium (et pourquoi ça change la donne pour l'inférence)"
Source originale : TechNews / Source anglaise spécialisée
URL directe :

Date : 09/08/2026
Catégorie : leak / datacenter / CPU
Résumé technique : Un échantillon d'ingénierie 32 cœurs repéré sur SiSoftware fonctionne à ~1,1-1,8 GHz, avec 64 Mo de L2 et 240 Mo de L3. Gravé en 18A-P, une version optimisée du 18A ajustant la courbe V/F pour +9% de perf iso-puissance ou -18% de consommation iso-perf. Plateforme Oakstream avec socket LGA 9324, 16 voies DDR5 et PCIe Gen 6. Intel supprime délibérément le SMT/Hyper-Threading sur cette génération pour réduire la complexité du scheduler et les fuites statiques, mais le CEO confirme son retour sur Coral Rapids (2028).
Pourquoi c’est intéressant / atypique : Inversion stratégique rare dans le serveur : abandon temporaire du double-threading pour privilégier l'IPC physique, la simplicité de scheduling et les gains thermiques. Volume de cache L3 disproportionné (240 Mo pour 32 cœurs) préfigure les variants 192-512 cœurs.
Impact potentiel : Architecture serveur, validation du 18A-P, concurrence directe AMD Zen 6, impact sur les workloads virtualisés et conteneurisés.
Angle possible pour une vidéo YouTube : "Intel coupe l'Hyper-Threading sur ses serveurs : une erreur stratégique ou une évolution architecturale ? (Leak Diamond Rapids)"
Source originale : SiSoftware Database / 188号 (@Momomo_US) / Tom's Hardware FR
URL directe :,

Date : 08/08/2026
Catégorie : architectures alternatives / CPU
Résumé technique : Deux configurations du N1X détectées sous Windows 11 on Arm. Version haute : 20 cœurs CPU (cluster 10+10), 6 144 cœurs Blackwell GPU, 64 Go RAM. Scores Geekbench 7 : 2 570 SC / 23 126 MC. Dépasse le Ryzen AI Max+ 395 de ~6% en SC et ~12% en MC, mais reste ~32-35% derrière l'Apple M5 Max. Fréquences base listées à 3,9-4,0 GHz.
Pourquoi c’est intéressant / atypique : Première apparition concrète d'un SoC NVIDIA intégrant un GPU Blackwell massif dans une architecture Arm desktop. Démonstration que la stratégie Windows on Arm de NVIDIA vise des performances multi-cœurs compétitives face à AMD et Intel, avec un bloc graphique dédié à l'IA locale.
Impact potentiel : PC Arm workstation, concurrence Apple Silicon/Ryzen AI, écosystème d'émulation x64, inférence locale décentralisée.
Angle possible pour une vidéo YouTube : "NVIDIA N1X testé : 6000 cœurs Blackwell dans un SoC Arm battent Ryzen AI et rattrapent Apple ?"
Source originale : Geekbench / Pause Hardware
URL directe :

Date : 09/08/2026
Catégorie : stockage / IA locale / datacenter
Résumé technique : Ligne d'SSD entreprise GP1 utilisant PCIe 6.0 et NVMe 2.2, conçus pour l'accès direct des GPU/accélérateurs IA via le bus PCIe. Technologie XL-FLASH 2.0 atteignant 10 millions d'IOPS (objectif futur : 100M). Positionnement hybride entre NVMe classique et HBM, avec un coût par Go nettement inférieur au HBM ou aux extensions DRAM. Refroidissement liquide par plaque froide compatible.
Pourquoi c’est intéressant / atypique : Contourne la pénurie et le coût explosif du HBM en apportant du stockage non-volatile ultra-rapide directement sur le chemin critique des GPUs. Architecture de mémoire hiérarchique novatrice qui réduit les bottlenecks d'IO sans sacrifier le throughput.
Impact potentiel : Datacenter IA, réduction du CoW, déploiement de modèles LLM plus grands sans surcoût HBM, adoption dans les rackscale AI.
Angle possible pour une vidéo YouTube : "Le HBM est trop cher ? Comment les SSD PCIe 6.0 de Kioxia sauvent l'inférence IA (Architecture mémoire hybride)"
Source originale : Hardware & Co / TechNews
URL directe :

Date : 08/08/2026
Catégorie : semi-conducteurs / architectures alternatives
Résumé technique : ~1 milliard $ de wafers A20 Pro (gravés en 2nm) bloqués chez TSMC en attente de packaging WMCM. Cause : shortage critique de LPDDR5X, accaparée par les acteurs IA prêts à payer des primes élevées. TSMC atteint ses objectifs de volume 2nm (100k wafers/mois visés), mais l'assemblage final est en retard. Retards en cascade potentiellement affectant iPhone 18 Pro et MacBook Air.
Pourquoi c’est intéressant / atypique : Montre comment la demande IA déforme la chaîne d'approvisionnement mémoire grand public, bloquant même les géants du 2nm. Preuve tangible que le "memory wall" dépasse le HBM et touche la LPDDR haute performance.
Impact potentiel : Supply chain semi-conducteurs, production mobile haut de gamme, stratégies de sourcing alternatives (Apple/CXMT), calendrier de lancement Apple.
Angle possible pour une vidéo YouTube : "L'IA vole la RAM d'Apple : pourquoi TSMC est bloqué sur les A20 Pro (et l'impact réel sur le 2nm)"
Source originale : Wccftech / FrontPageTech
URL directe :

Date : 09/08/2026
Catégorie : mod hardware / software bas niveau
Résumé technique : Le moddeur Pixel1011 a cracké le firmware du Steam Controller pour exposer des commandes HID non documentées. SteamHapticsPlayer v2 permet d'envoyer du flux audio 16-bit/8kHz directement dans les actionneurs haptiques, contournant l'absence de haut-parleur. Démo avec "Want You Gone" (Portal 2) : mélodie et voix reconnaissables via les vibrations, amplitude amplifiée contre une surface rigide.
Pourquoi c’est intéressant / atypique : Réutilisation détournée d'un canal haptique basse latence pour la restitution audio. Prouve la flexibilité cachée du hardware Valve et ouvre la voie à des interfaces accessibles ou des mods DSP côté client sans ajout de composants.
Impact potentiel : Bidouille hardware, rétro-ingénierie, accessibilité (audio tactile), projets custom Steam Deck/Arduino, exploration de firmware HID.
Angle possible pour une vidéo YouTube : "J'ai fait parler les vibreurs du Steam Controller : de l'audio brut via le haptique (Reverse Engineering & SteamHapticsPlayer)"
Source originale : Reddit / Pause Hardware
URL directe :