Architecture alternative : AMD Gainsborough (Zen 6 + RDNA 5 APU semi-custom)

Hardware - 02/10/2026

Architecture alternative : AMD Gainsborough (Zen 6 + RDNA 5 APU semi-custom)

• Date : 01/10/2026
• Catégorie : architecture alternative / leak CPU / APU
• Résumé technique : Le nom de code Gainsborough a été repéré dans le pilote AMD Adrenalin 26.9.2 29. Il désigne un APU semi-custom gravé en TSMC N3P, combinant des cœurs CPU Zen 6 et une partie graphique RDNA 5. Le composant utilise un boîtier BGA FF6 à 1 179 contacts, avec des expéditions de prototypes déjà documentées vers l'Asie fin juillet 29. L'architecture cible spécifiquement un client unique plutôt qu'une vague commerciale grand public.
• Pourquoi c’est intéressant / atypique : C'est la première apparition d'un APU Zen 6/RDNA 5 dans une pile logicielle stable, avec un packaging BGA haut de gamme généralement réservé aux serveurs ou consoles. La discrétion des partenaires AMD sur les données techniques confirme son statut de silicium souverain/sur-mesure 29.
• Impact potentiel : Consoles portables haute performance (piste Steam Deck 2 via la nomenclature Final Fantasy VII), appareils embarqués IA edge, et benchmarking précoce des cœurs Zen 6 en configuration compacte.
• Angle possible pour une vidéo YouTube : Décryptage technique du leak Gainsborough : pourquoi TSMC N3P + BGA FF6 change la donne pour les APU next-gen, et si Valve prépare vraiment un Steam Deck 2.
• Source originale : Pause Hardware / AnandTech Forums
• URL directe :

IA locale & datacenter : Tesla AI5/AI6 réduit drastiquement la DRAM au profit du SRAM massif

• Date : 01/10/2026
• Catégorie : IA locale / datacenter / semi-conducteurs / architecture mémoire
• Résumé technique : Face à la pénurie mondiale de mémoire, Tesla a coupé par deux la capacité DRAM de la puce AI5 (passage de 144 Go à 72 Go de LPDDR5) et réduit celle de l'AI6 à 144 Go de LPDDR6 31. Pour compenser, environ la moitié des accélérateurs TRIP sont dédiés à un cache SRAM massif, promettant une bande passante effective dix fois supérieure pour les données stockées en cache 31. Fabrication conjointe TSMC/Samsung en 2 nm, ciblée Optimus et FSD, avec entrée en volume prévue fin 2027.
• Pourquoi c’est intéressant / atypique : C'est un renversement architectural majeur : abandonner la DRAM haute capacité au profit d'un SRAM ultra-rapide intégré pour contourner les goulots d'approvisionnement et réduire la latence inférence 31. L'approche démontre comment l'IA physique optimise le placement des données plutôt que de brutalement scaler la mémoire externe.
• Impact potentiel : Datacenter souverain, robots humanoïdes edge, développement de frameworks LLM optimisés pour les caches SRAM hiérarchiques, et rééquilibrage du marché HBM/DRAM vers 2028-2029.
• Angle possible pour une vidéo YouTube : Tesla abandonne la DRAM au profit du SRAM : analyse technique d'une architecture IA qui défie les standards du datacenter.
• Source originale : Wccftech / Pause Hardware
• URL directe :

Leaks majeurs : Intel Nova Lake-S Core Ultra 9 4970K BFC (28 cœurs + bLLC)

• Date : 01/10/2026
• Catégorie : leak CPU / architecture mémoire / desktop haut de gamme
• Résumé technique : Les fuites détaillent une segmentation agressive pour Nova Lake-S. Le Core Ultra 9 4970K BFC embarquera 28 cœurs (8P + 16E + 4 LPE) et introduira le bLLC (big last-level cache), réponse directe au 3D V-Cache d'AMD 30. Malgré un TDP nominal de 125 W, la puce pourrait atteindre un PL2 de 296 W sous charge 30. Le suffixe BFC identifie systématiquement les références dotées de ce grand cache final. Qualification en cours via HWiNFO, lancement prévu T1 2027 30.
• Pourquoi c’est intéressant / atypique : Intel change de stratégie : au lieu de scaler uniquement les cœurs, il mise sur un cache L5/L6 massif pour la latence mémoire gaming/AI locale, avec une courbe de puissance PL2 qui repousse les limites thermiques des coolers SFF et AIO 30.
• Impact potentiel : PC desktop haut de gamme, optimisation des moteurs de jeu sensibles à la bande passante cache, rééquilibrage du rapport performance/watt face aux Ryzen X3D.
• Angle possible pour une vidéo YouTube : Intel répond à AMD 3D V-Cache : décryptage complet du Core Ultra 9 4970K BFC et de son PL2 monstre de 296W.
• Source originale : Pause Hardware / LC Tech Leaks
• URL directe :

GPU & RAM : La GDDR7 de la RTX 5070 Ti révèle une marge d'overclocking jusqu'à 39 Gbps

• Date : 01/10/2026
• Catégorie : GPU / RAM / overclocking / architecture mémoire
• Résumé technique : Les chips Samsung GDDR7 de la RTX 5070 Ti supportent un offset mémoire de +5500 MT/s via mVolt+ Extreme, portant le taux de données effectif de 28 à 39 Gbps 18. Grâce au bus 256-bit et au signal DDR, la bande passante théorique bondit de 896 à 1 248 Go/s (+39,3 %) 18. En pratique, les gains FPS restent limités (~5-6 FPS en Cyberpunk) car les RTX 5070 Ti sont rarement bandwidth-bound 18.
• Pourquoi c’est intéressant / atypique : Démonstration concrète que la spécification officielle de la GDDR7 sous-estime largement le headroom réel des puces Samsung. L'exploitation de l'offset MT/s révèle une architecture mémoire capable de dépasser 39 Gbps sans instabilité critique, un record pour du silicium desktop 18.
• Impact potentiel : Benchmarks extrêmes, tuning fin pour les workloads compute/IA locale sensibles au bus mémoire, et calibration future des profils d'alimentation VRAM par NVIDIA.
• Angle possible pour une vidéo YouTube : 39 Gbps sur du GDDR7 desktop : test en conditions réelles, limites thermiques et pourquoi le FPS ne suit pas la bande passante.
• Source originale : HotHardware / Pause Hardware
• URL directe :

Software bas niveau : d4r force DLSS 4/4.5 sur AMD RDNA 4 avec support natif FP8

• Date : 02/10/2026
• Catégorie : software bas niveau / pilotes GPU / translation CUDA/Linux
• Résumé technique : Le projet d4r (DLSS for Radeon) par Countervolts active DLSS 4 et 4.5 sur les GPU AMD en injectant nvngx_dlss.dll via une pile Linux/Proton + ZLUDA 1722. La mise à jour ajoute un support préliminaire pour RDNA 4 (RX 9000), exploitant leurs unités matricielles FP8 natives sans conversion coûteuse en FP16 22. Noyaux custom RDNA 3/4 optimisés, mais frame generation et ray reconstruction non supportés à ce stade 1722.
• Pourquoi c’est intéressant / atypique : Preuve de concept technique majeure : traduire les workloads CUDA propriétaires NVIDIA en commandes ROCm-compatible tout en exploitant lesTensor Cores équivalents (FP8) d'AMD. Contourne les barrières logicielles sans modifier le binaire du jeu 22.
• Impact potentiel : Écosystème Linux gaming, développeurs open-source cherchant à hybrider FSR/DLSS, et pression indirecte sur l'interopérabilité des APIs graphiques next-gen.
• Angle possible pour une vidéo YouTube : Faire tourner le DLSS 4 sur une puce AMD : démo technique, compilation ZLUDA/Proton et analyse du bottleneck FP8 natif.
• Source originale : Wccftech / Tom's Hardware FR
• URL directe :

Mods & curiosités techniques : Thermal Grizzly WireView Pro II monitorise chaque pin 12V-2x6 avec garantie constructeur

• Date : 02/10/2026
• Catégorie : mod hardware / monitoring électrique / sécurité GPU
• Résumé technique : Boîtier d'interposition pour connecteur 12V-2x6 offrant un monitoring pin-by-pin du courant, de la tension et de la puissance totale 28. Affichage TFT IPS 320x170, alertes sonores/visuelles, logging automatique des pics thermiques et électriques 28. Thermal Grizzly inclut une garantie étendue de 2 ans couvrant spécifiquement les dommages du connecteur GPU (même après expiration de la garantie constructeur), sous réserve d'utilisation conforme 28.
• Pourquoi c’est intéressant / atypique : Première solution grand public combinant instrument de mesure électrique de précision et assurance matérielle. Répond directement aux risques documentés sur les RTX 5090 et l'instabilité des câbles 12VHPWR/2x6 28.
• Impact potentiel : SFF builds haute consommation, overclockers poussant les limites thermiques du VRM GPU, et standardisation future de la surveillance énergétique PCIe 5.1/PCIe 6.0.
• Angle possible pour une vidéo YouTube : Le sauveur des RTX 5090 ? Test complet du WireView Pro II : mesure pin par pin, pics en charge et vérité sur la garantie.
• Source originale : Pause Hardware / Ferme du Hardware
• URL directe :

Curiosité ingénierie : PS5 Silent Revision optimise le métal liquide et rend la pile CMOS remplaçable

• Date : 01/10/2026
• Catégorie : mod hardware / ingénierie thermique / électronique embarquée
• Résumé technique : Sony a déployé silencieusement une nouvelle révision PS5 avec une carte mère restructurée, un radiateur aux matériaux/conception améliorés et un système de refroidissement au métal liquide inspiré de la PS5 Pro 21. Amélioration majeure : la pile CMOS CR2032 est désormais remplaçable par l'utilisateur ou un technicien, contrairement aux soudures fermées des révisions antérieures 21. L'objectif affiché est la longévité et la réduction des défaillances thermiques progressives.
• Pourquoi c’est intéressant / atypique : Rareté d'une révision console axée explicitement sur la maintenabilité (CMOS accessible) et l'optimisation du pompage de chaleur liquide métal, plutôt que sur le scaling pur. Documente l'évolution matérielle post-lancement sans communiqué officiel 21.
• Impact potentiel : Communauté modding/réparation consoles, études de fiabilité thermique long terme, et référence pour les designs SFF à haute densité de puissance.
• Angle possible pour une vidéo YouTube : Teardown PS5 Silent Revision : métal liquide optimisé, nouvelle PCB et enfin une pile CMOS remplaçable !
• Source originale : Pause Hardware / Sources techniques consoles
• URL directe :